講義概要
ハードウェア設計の処理時間や消費電力に対する効能を、大阪大学にて行ってきた開発・設計例を用いて概説し、その後、Verilog HDLを用いたハードウェア設計について講義・演習を行う。講師
- 所属
- 大阪大学
- 講師名
- 畠中 理英
平成12年大阪大学大学院工学研究科博士前期課程修了。平成14年同大学院博士後期課程退学。現在、同大大学院情報科学研究科助教。博士(情報科学)。平成14年より株式会社シンセシス 研究主任、および平成18年より東京大学大規模集積システム設計教育研究センター 協力研究員を兼業。通信・放送用VLSIの設計に関する研究に従事。
講義内容
- ハードウェア設計の重要性
- 設計例をもとにその効能について説明する
- Verilog-HDLによるハードウェア設計の基礎
- 設計の抽象度について簡単に説明した後、本講義で利用するRTL(Register Transfer Level)設計フローについて説明する
- 組合せ回路設計
- 順序回路設計
- ステートマシン設計
- 簡単な組合せ回路の記述方法の説明・設計演習の後、順序回路設計に必要なレジスタ、リセットの記述方法や最初に犯しやすい記述間違い等を説明した後、順序回路の設計演習を行う。さらにハードウェア設計でよく利用されるステートマシンについても記述方法説明・設計演習を行う
受講要件
- 【受講要件】
-
- 特になし
- 【事前学習のポイント】
-
- 特になし
教科書
- 講義２週間前に電子ファイル送付（事前学習を推奨）