第12回組込み適塾

  • D03-02
組込み開発における検証効率化技法

講義日時:2019年8月23日 14:00~17:30

講義概要

組込みシステムが大規模化する一方で、世界レベルの競争に勝つためには短期開発が求められる。設計品質を下げることなく設計・検証を効率的に進めるためには、どのような検証をいつどのように実施するかがポイントとなる。本講義では、設計段階から試験に至る検証の効率化に焦点をあてて、検証アーキテクトに必要な技法や考え方を解説と演習および事例を通じて学ぶ。

講師

所属
三菱電機マイコン機器ソフトウエア株式会社
講師名
石野 禎将
1981年三菱電機㈱入社後、通信機製作所にて、携帯電話・レーダ応用装置・人工衛星等の組込みLSIの開発、社内技術者教育、ソフトウエア開発プロセス改善、社内情報システム開発、 および情報セキュリティ強化業務に従事。2007年から設計システム技術センターにて、FA・ 自動車搭載機器等の組込みシステム設計・検証技術の研究・開発に従事。2013年から現職。

講義内容

本講義は、いわゆるテスト技法の講座ではありません。設計段階からプロジェクト全体を通して効率的に検証を進めるための考え方について議論します。

  1. 組込みシステム開発における効率化について考える(フロントローディング型開発)
  2. 面倒な検証作業を(手抜きではなく)効率的に行う
    • (1)デザインレビューを効率化する 
    • (2)流用設計に潜む問題を効率的に洗い出す
    • (3)検証項目を削減する
    • (4)テストを自動化する
  3. 実際の開発事例を通じて考察する

受講要件

【受講要件】
  • ●組込みシステム開発プロジェクト全体の効率化に課題意識があること。
  • ●組込みシステム開発に従事した経験がある、または従事する計画があること。
【事前学習のポイント】
  • ●自職場・自業務(担当予定業務含む)における検証効率化の阻害要因を整理しておくこと。
  • ●試験フェーズだけを考えるのではなく、設計段階からやるべき検証について整理しておくこと。

事前学習教材

講義2週間前に電子ファイルで提供(事前学習を推奨)

講義に関連する解説記事・参考文献・図書等